R5F100GEAFB#10
Características
Tecnología de ultra bajo consumo de energía
VDD = tensión de alimentación única de 1,6 a 5,5 V
Modo DETENER
Modo PARADA
modo REPETIR
Núcleo de CPU RL78
Arquitectura CISC con tubería de 3 etapas
Tiempo mínimo de ejecución de instrucciones: se puede cambiar
de alta velocidad (0.03125 μs: @ operación de 32 MHz
con oscilador en chip de alta velocidad) a velocidad ultrabaja
(30,5 μs: funcionamiento a 32,768 kHz con subsistema
reloj)
Espacio de direcciones: 1 MB
Registros de uso general: (registro de 8 bits × 8) × 4
bancos
RAM en chip: 2 a 32 KB
Código de memoria flash
Código de memoria flash: 16 a 512 KB
Tamaño del bloque: 1 KB
Prohibición de borrar y reescribir bloques (seguridad
función)
Función de depuración en chip
Autoprogramación (con función de intercambio de arranque/escudo de flash
función de ventana)
Memoria flash de datos
Memoria flash de datos: 4 KB a 8 KB
Operación en segundo plano (BGO): las instrucciones se pueden
ejecutado desde la memoria del programa mientras se reescribe el
memoria flash de datos.
Número de reescrituras: 1,000,000 veces (TYP.)
Voltaje de reescrituras: VDD = 1,8 a 5,5 V
Oscilador en chip de alta velocidad
Seleccione entre 32 MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz,
6 MHz, 4 MHz, 3 MHz, 2 MHz y 1 MHz
Alta precisión: +/- 1,0 % (VDD = 1,8 a 5,5 V, TA = -20
a +85°C)
Temperatura ambiente de funcionamiento
TA = -40 a +85 °C (A: aplicaciones de consumo, D:
Aplicaciones industriales )
TA = -40 a +105°C (G: Aplicaciones industriales)
Gestión de energía y función de reinicio
Circuito de reinicio de encendido (POR) en chip
Detector de voltaje en chip (LVD) (Seleccione interrupción y
restablecer desde 14 niveles)
Controlador DMA (acceso directo a memoria) · 2/4 canales · Número de relojes durante la transferencia entre SFR de 8/16 bits y RAM interna: 2 relojes Multiplicador y divisor/multiplicador acumulador · 16 bits × 16 bits = 32 bits (sin signo o firmado) · 32 bits ÷ 32 bits = 32 bits (sin firmar) · 16 bits × 16 bits + 32 bits = 32 bits (sin firmar o firmado) Interfaz serie · CSI: de 2 a 8 canales · UART/UART (compatible con bus LIN) : de 2 a 4 canales · Comunicación I2C/I2C simplificada: de 3 a 10 canales Temporizador · Temporizador de 16 bits: de 8 a 16 canales · Temporizador de intervalos de 12 bits: 1 canal · Reloj en tiempo real: 1 canal (calendario de 99 años, función de alarma y función de corrección de reloj) · Temporizador de vigilancia: 1 canal (operable con el oscilador integrado de baja velocidad dedicado) Convertidor A/D · Convertidor A/D de resolución de 8/10 bits (VDD = 1,6 a 5,5 V) Entrada analógica: de 6 a 26 canales · Tensión de referencia interna (1,45 V) y sensor de temperatura Nota 1 puerto de E/S ·Puerto de E/S: 16 a 120 (E/S de drenaje abierto de canal N [voltaje soportado de 6 V]: 0 a 4, N-ch opE/S de drenaje [Nota 2 de tensión soportada VDD/Nota 3 de tensión soportada EVDD]: 5 a 25) · Se puede configurar para drenaje abierto de canal N, búfer de entrada TTL y resistencia pull-up en chip · Interfaz de potencial diferente : Se puede conectar a un dispositivo de 1,8/2,5/3 V · Función de interrupción de tecla en chip · Controlador de salida de zumbador/salida de reloj en chip Otros · Circuito de corrección BCD (decimal codificado en binario) en chip Notas 1. Solo se puede seleccionar en modo HS (principal de alta velocidad) 2. Productos con 20 a 52 pines 3. Productos con 64 a 128 pines
